Recomienda este artículo a tus amigos:
Verilog HDL Design Examples Cavanagh, Joseph (Santa Clara University, California, USA) 1.º edición
¿Tienes un perfil? Iniciar sesión
Recibe notificaciones sobre nuevos lanzamientos de Cavanagh, Joseph (Santa Clara University, California, USA)
Nuestros clientes opinan:
Añadir a tu lista de deseos de iMusic
También disponible como:
Verilog HDL Design Examples
Cavanagh, Joseph (Santa Clara University, California, USA)
The book presents the Verilog language with a variety of examples to provide a firm foundation in the design of the digital system using Verilog HDL. It places emphasis on the detailed design of various Verilog projects that include the design module, test bench module, and outputs from the simulator illustrating the design's functional operation.
655 pages, 698 Line drawings, black and white; 34 Tables, black and white
| Medios de comunicación | Libros Hardcover Book (Libro con lomo y cubierta duros) |
| Publicado | 13 de octubre de 2017 |
| ISBN13 | 9781138099951 |
| Editores | Taylor & Francis Ltd |
| Páginas | 674 |
| Dimensiones | 260 × 184 × 44 mm · 1,40 kg |
| Lengua | Inglés |
