Recomienda este artículo a tus amigos:
SystemVerilog for Hardware Description: RTL Design and Verification Vaibbhav Taraate 2020 edition
Precio
€ 75,49
Pedido desde almacén remoto
Entrega prevista 23 de nov. - 1 de dic.
Los regalos de Navidad se podrán canjear hasta el 31 de enero
Recibe notificaciones sobre nuevos lanzamientos de Vaibbhav Taraate
Añadir a tu lista de deseos de iMusic
También disponible como:
SystemVerilog for Hardware Description: RTL Design and Verification
Vaibbhav Taraate
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
| Medios de comunicación | Libros Paperback Book (Libro con tapa blanda y lomo encolado) |
| Publicado | 11 de junio de 2021 |
| ISBN13 | 9789811544071 |
| Editores | Springer Verlag, Singapore |
| Páginas | 252 |
| Dimensiones | 233 × 156 × 18 mm · 422 g |