Recomienda este artículo a tus amigos:
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Katarzyna Radecka 2003 edition
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing
Katarzyna Radecka
a
216 pages, biography
| Medios de comunicación | Libros Hardcover Book (Libro con lomo y cubierta duros) |
| Publicado | 30 de noviembre de 2003 |
| ISBN13 | 9781402076527 |
| Editores | Springer-Verlag New York Inc. |
| Páginas | 216 |
| Dimensiones | 155 × 235 × 14 mm · 548 g |
| Lengua | Inglés |