Recomienda este artículo a tus amigos:
RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design
RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design
| Medios de comunicación | Libros Book |
| Publicado | 10 de junio de 2017 |
| ISBN13 | 9781546776345 |
| Editores | Sutherland HDL |
| Dimensiones | 150 × 220 × 20 mm · 644 g |