Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing - Katarzyna Radecka - Libros - Springer-Verlag New York Inc. - 9781441954022 - 7 de diciembre de 2010
En caso de que portada y título no coincidan, el título será el correcto

Katarzyna Radecka
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Softcover reprint of the original 1st ed. 2003 edition

Precio
€ 95,99

Pedido desde almacén remoto

Entrega prevista 8 - 16 de jun.

Nuestros clientes opinan:

Política de devolución de 14 días conforme a la legislación europea de protección de los consumidores
Mejor valorado en Trustpilot
Añadir a tu lista de deseos de iMusic

También disponible como:

Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.

216 pages, biography

Medios de comunicación Libros     Paperback Book   (Libro con tapa blanda y lomo encolado)
Publicado 7 de diciembre de 2010
ISBN13 9781441954022
Editores Springer-Verlag New York Inc.
Páginas 216
Dimensiones 155 × 235 × 12 mm   ·   331 g
Lengua Inglés  

Mere med samme udgiver

Ver todo de Katarzyna Radecka ( Ej. Hardcover Book y Paperback Book )